您好,欢迎来到维库电子市场网 登录 | 免费注册
16年
企业信息

深圳市晶美隆科技有限公司

卖家积分:25001分-26000分

营业执照:已审核

经营模式:贸易/代理/分销

所在地区:广东 深圳

企业网站:
https://jmlkj.dzsc.com/

人气:262318
企业档案

相关证件:营业执照已审核 

会员类型:

会员年限:16年

唐先生 QQ:2885393514

电话:0755-82517859

手机:13699859868

阿库IM:

地址:深圳市福田区深南中路电子科技大厦A座36楼C09

传真:0755-83244680

E-mail:jmltangyiyong@163.com

XC6SLX45-2FGG676I 嵌入式 - 現場可編程閘陣列 (FPGA)

发布时间: 2016/12/20 11:18:41 | 941 次阅读

供应XC6SLX45-2FGG676I 原装进口现货假一赔十 价格优惠 欢迎采购 长期代理
从事集成电路销售的企业,经营来自世界各地的系列产品,提供一站式的供应服务。
深圳市晶美隆科技有限公司 

唐先生 0755-83244680/13699859868

QQ 1165974079
XC6SLX45-2FGG676I产品概述
在的Spartan® - 6系列提供的系统集成能力的总成本为大批量应用。该
13名成员组成的家庭提供了展开的密度范围从3840到147443个逻辑单元,与以前的一半的功耗
Spartan系列,更快,更全面的连通性。建立在一个成熟的45纳米低功耗铜工艺技术,
交付成本,功耗和性能的平衡,在Spartan-6系列提供了一个新的,更高效的双寄存器6输入还要寻
表(LUT )逻辑和丰富的内置系统级模块。其中包括18 KB ( 2× 9 KB )块RAM ,第二代
DSP48A1片, SDRAM内存控制器,增强型混合模式时钟管理模块, SelectIO™技术,加电
优化的高速串行收发器模块,的PCI Express兼容端点模块,先进的系统级电源管理
模式,自动检测配置选项和增强的IP安全与AES和Device DNA保护。这些功能提供了一个低
成本的可编程替代方案定制ASIC产品以前所未有的易用性。的Spartan- 6 FPGA提供了的解决方案
高容量的逻辑设计,以消费者为导向的DSP设计和成本敏感的嵌入式应用。的Spartan- 6 FPGA是
对于能够提供集成的软件和硬件组件,使目标设计平台的可编程芯片基础
设计师专注于创新,只要其发展周期的开始。
中的Spartan- 6 FPGA特性总结
Spartan-6系列:
的Spartan- 6 LX FPGA :逻辑优化
的Spartan- 6 LXT FPGA :高速串行连接功能
专为低成本
多效率的综合街区
的I / O标准的优化选择
交错垫
高容量的塑料引线键合封装
低静态和动态功耗
45的成本和低功耗优化的纳米工艺
休眠省电模式下实现零功耗
挂起模式可以保持状态和配置与
多引脚唤醒,控制增强
低功耗1.0V内核电压( LX FPGA中,仅-1L )
高性能1.2V内核电压( LX和LXT
的FPGA , -2,-3 , -4速度等级)
多电压,多标准的SelectIO ™接口的银行
达到每差分1,050 Mb / s的数据传输速率I / O
可选的输出驱动器,每个引脚多至24 mA
3.3V至1.2V的I / O标准和协议
低成本HSTL和SSTL存储器接口
热插拔合规
可调节的I / O转换速率,以提高信号完整性
在LXT FPGA的高速GTP串行收发器
高达3.125 Gb / s的
高速接口,包括:串行ATA ,极光,
1G以太网, PCI Express的, OBSAI , CPRI , EPON ,
GPON ,DisplayPort和XAUI
集成端点模块的PCI Express设计( LXT )
低成本PCI®技术支持与兼容
33兆赫, 32位和64位的规范。
高效DSP48A1片
高性能的算术和信号处理
快速的18 ×18乘法器和48位累加器
流水线和级联功能
预加法器,以帮助过滤器的应用
集成内存控制器块
DDR , DDR2 , DDR3 , LPDDR和支持
数据传输速率高达
800 MB /秒( 12.8
Gb / s的峰值带宽)
多端口总线结构,具有独立的FIFO ,以减少
设计时序问题
丰富的逻辑资源,提高逻辑能力
可选的移位寄存器或分布式RAM支持
高效的6输入LUT提高性能和
限度地降低功率
LUT具有双触发器管道中心的应用
块RAM与各种粒度
与字节快速的块RAM写使能
可任意编程为2个18 KB块
独立的9 KB的RAM块
时钟管理模块( CMT ),增强的性能
低噪音,灵活的时钟
数字时钟管理器(DCM )消除时钟歪斜
和占空比失真
锁相环( PLL)的低抖动时钟
频率合成与同步乘法,
除法和相移
十六个低歪斜全局时钟网络
简化配置,支持低成本的标准
2引脚自动检测配置
广泛的第三方SPI (多4个)和NOR闪存支持
功能丰富的Xilinx Platform Flash的使用JTAG
对于远程升级多支持多重引导
比特流,使用看门狗保护
对外观设计的保护增强的安全性
设计验证设备标识符DNA
在大型设备AES码流加密
更快的嵌入式处理具有增强的,成本低,
MicroBlaze™软处理器
业界的IP和参考设计